Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

52-075981

(43) Date of publication of application: 25.06.1977

(51) Int. CI.

H01L 23/12

HO1L 25/04

(21) Application number : 50-151820

(71) Applicant: HITACHI LTD

(22) Date of filing:

(72) Inventor: TAJIMA ZENZO

HATANO KUNIO

## (54) MULTICHIP DEVICE

57)Abstract:

URPOSE: A multichip device is obtained by three-dimensionally stacking of the memory

elements packaged to a film carrier.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Patent number]

Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(54) MULTICHIP DEVICE

(11) Kokai No. 52-75981 (43) 6.25.1977 (21) Appl. No. 50-151820

(22) 12.22.1975

9


(71) HITACHI SEISAKUSHO K.K.


(72) ZENZO TAJIMA (1) (52) JPC: 99(5)C21:99(5)H0

(51) Int. Cl<sup>2</sup>. H01L23/12,H01L25/04

PURPOSE: A multichip device is obtained by three-dimensionally stacking of the memory elements packaged to a film carrier.

CONSTITUTION: A semiconductor element 1 is connected to a film carrier 3 having copper leads 2. A layer which is bondable by soldering is beforehand evaporated on the rear of the semiconductor element 1 and the element 1 is connected to metal of good thermal conductivity, for example, a plate 4 of copper. The film carriers 3 are subsequently stacked by positioning the holes 5 provided at their ends onto the leads 7 fixed on a ceramic substrate 6 and the copper plates 4 are connected to the leads 7, after which a cap 8 is put on. With such arrangement, the heat generated in the chips flow through the leads 7 to the cap, whereby the dissipation of the heat is improved.







10

項 (特許住款 8 8 4 ただしを) の規定による特許出解

特許庁長官 殷

\*\*50 1 2<sup>2</sup> 22

三明の経

マルチナツブデパイズ

## 特許研求の範囲に記載された発明の数: 2

大陸 出 荒 符

(HA ] E

2 東京都千代田区丸の内一丁目5番1号

化多电阻 阻 电

代 理 人

# 東京都千代町区丸の内一丁目5 赤 1 号 なば全社 日 立 製 作 所 市 電話至文 270-2111(大代数) \* 6 (元の・音道 | 南 田 利 会



50 151820

明祖

発明の名称 マルチナツブデバイス 等許請求の範囲

- 1. 半導体架子をフィルムキャリアに接続した役 これを3次元的に接続したことを特徴とするマ ルナナンプデバイス。
- 2. 特許別求の範囲第1項に記載されたマルテテップデバイスにかいて、放熱効果を増すために 半導体業子の基面に無伝導の良い金銭板と接続 し、この金銭板とリードとを接続して放為路を 形成したことを特徴とするマルテチップデバイス。

#### 発明の辞姻な説明

近年、半導体メモリの発展は著しく、 決在では 4 0 9 6 ピットRAMが実用化の政防にはいつている。今後とも決決政は更に向上していくことが 才えられる。このような半導体メモリデバイスの 没規定を向上させるためには、 単一チップ内の役 ひばと上げる方法と、 北叡湖のテップを 1 デバイスのに災災するいのゆるマルテナップデバイスの

## 19 日本国特許庁

## 公開特許公報

①特開昭 52-75981

④公開日 昭 52. (1977) 6.25

②特願昭 50-151820

②出願日 昭如(197分/2.22

審査請求 未請求

(全3頁)

庁内整理番号

6513 37

幼日本分類 *99は*により *99*87H0 1 Int.C1? 130 HOIL 23/12 HOIL 25/04

認別

方法がある。

同一のプロセス技術で考える場合、マルナナップデバイスの方がチップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルテナンブ半導体メモリデバイスとしては、 - 8 M社が2048ピプト×4テップ1デバイス を英用化しているのは類知の事実である。

マルナナップデバイスを作るにあたつて登録な ことは、デバイスの不良率がナップの不良率の 炎(ロ:チップ等数数)で示されることである。 それ故に、半導体ポチをナップの状態で完全に性 地域数をすることが要求される。現状にかいて記 で海体メモリポテのポテ段時での完全な性能 は問題である。このような変状にかいては、 が海体がでいる。これは半導体次子を向リードがが なされたナーブキャリア上に接続するものである。 半導体は、子段階ではブローバというがによる何 ははないてきず、 交流的な動作或験が内にであったが、 しかできず、 交流的な動作或験が内にであったが、 フィルムギャリア方式では同リードを用いること

- 1 -

-389-

- 2 -

により、交流動作試験が容易となつた。 Cひこと はマルテナップデバイスを作る上にひいて、光子 の週別を容易に行なえることが可能となり非常に 有効な手生となる。

the terms of the pr

本発列の第1の目的はフィルムキャリアに実存した半導体メモリステを三次元的にスタンキングナることによりマルテテンプデパイスを作るものである。第2の目的は半導体メモリ共子の公面を別板のような熱伝導率の良い金調板に接続してフィルムキャリアのみでは微微的以行が困難であるための補強と、半導体公子の始熱による熱をこの

- 3 -

いるリード7 は熱伝導性の良いペースト10を用いてキャップと接続される。これにより、テップより発生した結はリード7を介してキャップ8 に 彼れ、キャップ8 を放射板とすることによりまわめて飛放飲のよいデバイスとなる優れた効果を有する。

#### 図面の簡単な説明

第1図(4)切はフイルムキャリア契数経済の断面 図⇒よび正面図、第2図はマルテテップデバイス の新面図である。


1・・・・半導体素子、2・・・炯リード、3・・・フイルムキャリア、4・・・ 対极、5・・・穴、6・・・・セラミック 基板、7・・・リード、8・・・・キャップ、9・・・・


労励、10・・・・ペースト。

代如人 弁型十二体 田 村

特別 昭52一 ?5581 ② 会版版を通して遊がせつとするものである。

以下本始明による決施的を用いて詳細に収別す る。 菜1図(4)(1)は本発明による一例を示すもので あり、半導体共子1をフイルムキャリアに突装す る方法は気化公別されている方法のどれをとつて も良いが、ま丁半哥体語デーをフイルムギャリア 3 に接続する。続いて、半導体架子1の裏面にテ 的半田級台可能な旭――(例 N1-0r-Au)を英 刈しておき、 以板4上に半田メンキされた所足の **旭所化半事体常子1をリフロー張続する。次化、** テープリードの強化前もつてるけられた穴5を第一 2四に示すようにセラミック抗模も上に固定され たりード1に誠し、久々とスタンキングしていく。 スタッキングが終れば熱処理を加えることにより、 予わメッキされているリード上の半田によつてフ イルムャヤリアの斜リード2とセラミツク芸衣 6 上のリード7は母妹的にも、私気的にも登録され る。スメッキングが終つたのち、アルミ製のキャ ツブ8をかぶせて呉面より樹脂3(例えばRiY 一o0)により封じる。なか、別板(と弦砍して)





,特别 昭52— 75981 (3)

添附変類の自身 (1) fi a d (a (c) a d (a (c) a d (a (c) a d (a

## 前記以外の発明者<del>で特許出談人で大は代記人</del>

- 19. Japan Patent Office, Laid-open Patent Application Gazette
- 11. Laid-open Patent Application No. Sho 52-75981
- 43. Disclosure Date: June 25, 1977
- 21. Application No. Sho 50-151820
- 22. Application Date: December 22, 1975
  Examination: Not requested (total 3 pages)

Agency Control No.: 6513 37, 6513, 57

52. Japan Class: 99(5)C21, 99(5)H0

51. International Class<sup>2</sup>: H01L 23/12, H01L 25/04

#### PATENT APPLICATION

Date: December 22, 1975

To: Commissioner, Japan Patent Office Title of Invention: Multi-chip Device Number of Inventions Cited in Claims: 2

Inventor: Zensou Tajima, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture Inventor: Kunio Hatano, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture

Applicant: Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Representative: Hiroshi Yoshiyama

Agent: Toshiko Usuda (7237), Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Phone: 270-2111

#### SPECIFICATION

# TITLE OF INVENTION Multi-chip Device

#### **CLAIMS**

1. A multi-chip device, wherein a semiconductor element is connected to a film carrier, and then this is connected three-dimensionally.

2. The multi-chip device recited in claim 1, wherein a metal plate with good heat conductivity is connected to the back of the semiconductor element in order to increase the heat radiation effect, and this metal plate and a lead are connected and a heat radiation path is formed.

## DETAILED EXPLANATION OF THE INVENTION

In recent years the development of semiconductor memories has been dramatic; we have now reached the stage of implementing 4096 bit RAMs. In the future we can expect to see even higher levels of integration. In order to increase the level of integration in this sort of semiconductor memory device, there is the method of increasing the level of integration within a

single chip and the method of mounting a plurality of chips within one device, the so-called multi-chip device.

If we consider [working] within the same process technology, the multi-chip device alternative is good because of small chip size, and also has advantages with regard to speed and cost.

A known multi-chip semiconductor memory device that has been practiced is IBM's single device that is 2048 bits  $\times$  4 chips.

An important factor in making a multi-chip device is that the device failure rate is a multiple n of the chip failure rate (n: number of chips installed). Therefore it is necessary to test semiconductor elements to see if they perform perfectly in a chip state. At present, it is difficult to do a complete performance test at the element level of a semiconductor memory device. Given this state of affairs, a new packaging method, known as the film carrier method, is now attracting attention. This is a method in which a semiconductor element is connected to a tape carrier formed with copper leads. At the semiconductor element stage, measurement can only be performed using a needle known as a probe, and alternating-current operational testing is difficult, but the film carrier method uses copper leads, so alternating-current operational testing becomes easy. This makes it possible to easily select elements when manufacturing a multi-chip device, and makes it a very effective method.

There have already been reports regarding multi-chip devices that mount a plurality of semiconductor elements on ceramic multi-layer substrates using this method, but a ceramic multi-layer substrate is needed for inter-element wiring, so there are many practical problems, such as increase in wiring volume, noise created by inter-wire crosstalk, the cost of the ceramic multi-layer substrate, etc. Also, elements are mounted in a plane, so it is difficult to achieve very high packaging density.

The first object of the present invention is to make a multi-chip device by three-dimensionally stacking semiconductor memory elements mounted on film carriers. The second object of the present invention is to connect the back of the semiconductor memory element to a metal plate with good heat conductivity such as a copper plate, thus providing reinforcement and mechanical support that is difficult to achieve with just a film carrier and drawing off the heat generated by the semiconductor element through the metal plate.

Below we shall explain in detail using an embodiment in accordance with the present invention. FIGS. 1(a) and (b) show an example in accordance with the present invention. Any previously disclosed method of mounting one semiconductor element on a film carrier may be used; first a semiconductor element 1 is connected to a film carrier 3. A solderable layer (for example, Ni-Cr-Au) is vapor deposited on the back of the semiconductor element 1 in advance, and then the semiconductor element 1 is reflow connected at a prescribed solder-plated location on a copper plate 4. Next, a hole 5 that is opened in advance in the end of the tape lead is passed over a lead 7 secured to a ceramic substrate 6 as shown in FIG. 2, and one by one they are stacked. When stacking ends, a heat treatment is applied, thereby mechanically and electrically connecting the film carrier's copper lead 2 and the ceramic substrate 6's lead 7 by means of solder plated on the leads in advance. After stacking ends, an aluminum cap 8 is put on and is scaled from the rear with a resin 9 (for example, RTV-60). Furthermore, the lead 7 connected to the copper plate 4 is connected to the cap using a paste 10 with good heat conductivity. As a result, heat generated by the chip flows through the lead 7 to the cap 8; making the cap 8 a heat radiating plate has the excellent effect of producing a device with very good heat radiation.

## BRIEF DESCRIPTION OF THE DRAWINGS

FIGS. 1(a) and (b) are a sectional view and a plan view of a film carrier mounting structure. FIG. 2 is a sectional view of a multi-chip device.

inlingua - Ridgewood

- Semiconductor element 1
- 2 Copper lead
- Film carrier 3
- Copper plate 4
- 5 Hole
- 6 Ceramic substrate
- 7 Lead
- 8 Cap
- Resin 9
- Paste 10

FIG. 1(a) (b)

FIG. 2

#### List of Items Attached

- Specification, 1 (1)
- (2) Drawings, 1
- Power of attorney, 1 **(3)**
- Copy of patent application, 1 (4)



10

頭 (特許法領 8 8 年だだし書) の処定による特許出願

E#50 12 22

蛛件中名官 殿

発明の経験

マルチチツブデバイズ

特許請求の範囲に記載された発明の数:2

Oze 1 4

特許出願人

東京都千代田区丸の内一丁目5番1号

s + (310)徐丈会社 日 立 製 作 所

代 理 人

東京都千代田区丸の内一丁目5番1号 株式会社 日 立 製 作 所 内 電話東京 270-2111(大代表)

1 14 22 . 10

50 151820

+m 1/h

発明の名称 マルチチツブデバイス

#### 特許請求の範囲

- 半導体案子をフィルムキャリアに接続した後、 これを3次元的に接続したことを特徴とするマ ルチチップデバイス。
- 2. 特許割求の範囲第1項に記載されたマルチチップデバイスにおいて、放熱効果を増すために 半導体案子の裏面に熱伝導の良い金銭板と接続 し、この金銭板とリードとを接続して放熱路を 形成したことを特徴とするマルチチップデバイ ス。

#### 発明の詳細な説明

近年、半導体メモリの発展は著しく、現在では 4096ピットRAMが実用化の段階にはいつている。今後とも集積度は更に向上していくことが 考えられる。このような半導体メモリデバイスの 集積度を向上させるためには、単一チップ内の集 被 度を上げる方法と、 独数 個のチップを 1 デバイス内に実装するいわゆるマルチチップデバイスの

#### (19) 日本国特許庁

## 公開特許公報

①特開昭 52-75981

**33公開日 昭52.(1977) 6.25** 

②特願昭 50-151820

②出願日 昭40.(19742.22

審査請求 未請求

(全3頁)

庁内整理番号 65/3 37 65/3 57

50日本分類
99はX21
99はHO

**5** Int.Cl<sup>2</sup>:
HOIL 23/12
HOIL 25/04

識別記号

方法がある。

同一のプロセス技術で考える場合、マルチテップデバイスの方がチップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルチナップ半導体メモリデバイスとしては、 IB M社が2048ピット×4チップ1デバイス を実用化しているのは関知の事実である。

マルチチップデパイスを作るにあたつて重要なことは、デパイスの不良率がテップの不良率のn 操(n:チップ格数数)で示されることである。それ故に、半導体米子をチップの状態で完全に性能試験をすることが提来される。現状においては、半導体メモリ索子のような実状においては、最近アイルムキャリア方式では剝りードを用いることでは、サップを出ている。これは半導体案子を剝りードが形成されたテーブキャはデローパという針による。半導体案子と関では、対している。これは半導体を対してある。

により、交流動作試験が容易となつた。 このこと はマルチナツブデバイスを作る上において、 米子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

この方式を用いて、セラミック多層――基板上に 複数個の業子を掲載したマルチテップデバイスに ついては既に報告があるが、案子間の配額にはセ ラミック多層―― 基板を必要とするため、配線容 量の増大および配額間のクロストークによる維音 の問題、更には多層―― 配離基板の価格の問題な ど、実用化には問題点が多い。また、平面的に架 子を実装するため、大幅な高密度実装は困難であ る。

本発明の第1の目的はフイルムキャリアに実装した半導体メモリ素子を三次元的にスタッキングすることによりマルチテップデバイスを作るものである。第2の目的は半導体メモリ条子の処面を 蛸板のような熱伝導率の良い金崎板に接続してフィルムキャリアのみでは根核的保持が函難である ための補強と、半導体案子の発熱による熱をこの

**- 3 -**

いるリード7は熱伝導性の良いペースト10を用いてキャップと接続される。これにより、チップより発生した熱はリード7を介してキャップ8に流れ、キャップ8を放熱板とすることによりきわめて脱放散のよいデバイスとなる優れた効果を有する。

#### 図面の簡単な説明


第1図(a)(b)はフイルムキャリア契接構造の断面図 かよび正面図、第2図はマルチチップデバイスの断面図である。


1.・・・半導体架子、2・・・・絹リード、3・・・フイルムキャリア、4・・・・鍋板、5・・・穴、8・・・・セラミンク芸板、7・・・リード、8・・・・キャンプ、9・・・・樹脂、10・・・ペースト。

代迪人 弁理士 存 田 和 等

行明 HD2- 735 金属似を通して逃がそりとするものである。

以下本発明による災施例を用いて詳細に説明す る。第1図(4)(b)は本発明による一例を示すもので あり、半導体紫子1をフイルムキャリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体衆子1 をフイルムキャリア 3 に接続する。続いて、半導体架子1の裏面に予 め半田接合可能な階===(例 Ni-Or-Au)を蒸 **労しておき、蛸板4上に半田メツキされた所定の** 個所に半事体案子1をリフロー接続する。次に、 テープリードの端に前もつてるけられた欠5を第 2凶に示すようにセラミック 基板 6 上に固定され たリード1に通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予めメッキされているリード上の半田によつてフ イルムキヤリアの剱リード2とセラミツク茜板6 上のリートでは似被的にも、電気的にも接続され る。スタッキングが終つたのち、アルミ製のキャ ツァ8をかぶせて長面より樹脂9(例えばRTY - 60)により封じる。なお、剣板4と接続して





#### 添附容類の目録

#### 前記以外の発明者<del>で特許出願人または代理人</del>

テスケンモバラ レハケ ノ パン サ 千 葉県 茂原市早野 3300番地 \*プレキボイレマド タテ キ (ラララン・ラファン・ファント 株式会社 日立製作所 茂原工場 円

放多野 邦 雄

10

図 (特許法集 8 8 条ただし V

50 12 22

特許庁長官 殿

発明の名

マルチチツブデバイズ

#### 特許請求の範囲に配蹴された発明の数:2

Gas 1 4

#### 特許出願人

a 東京都千代田区丸の内--丁目5番1号

6 年G100株式会社 日 立 製 作 所 e ま a 吉 山 博 吉

#### 代 理 人

a 東京都千代田区丸の内一丁目5番1号 株式会社 日 立 製 作 所 内 電話取点 270-2111 (大代収)

}

\$ 1 m

50 151820

---

発明の名称 マルチチップデバイス

#### 特許請求の範囲

- 半導体業子をフィルムキャリアに接続した後、 これを3次先的に接続したことを特徴とするマ ルチチップデパイス。
- 2. 特許請求の範囲第1項に配載されたマルチテップデバイスにおいて、放熱効果を増すために 半導体業子の妥面に熱伝導の良い金属板と接続 し、この金属板とリードとを接続して放熱路を 形成したことを特徴とするマルチチップデバイス。

#### 発明の詳細な説明

近年、半導体メモリの発展は著しく、現在では 4096ピットRAMが実用化の段階にはいつている。今後とも集積度は更に向上していくことが 考えられる。このような半導体メモリデバイスの 採錠を向上させるためには、単一チップ内の集 機度を上げる方法と、 彼数個のチップを 1 デバイス内に実装するいわゆるマルチチップデバイスの

#### 19 日本国特許庁

## 公開特許公報

①特開昭 52-75981

**43公開日 昭52.(1977) 6.25** 

②特願昭 50-151820

四出願日 昭40.(197分 /2.22

審查請求 未請求

(全3頁)

庁内整理番号 65/3 37 65/3 57

**翌日本分類** 99はKJ/ 99はHO 1 Int. C12.

HOIL 23/12

HOIL 25/04

織別記号

方法がある。

同一のプロセス技術で考える場合、マルチテップデバイスの方がチップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルチチップ半導体メモリデバイスとしては、 IBM社が2048ビット×4チップ1デバイス を災用化しているのは関知の事実である。

マルチチップデバイスを作るにあたつて重要な ことは、デバイスの不良率がチップの不良率の 栄(コ:チップ塔載数)で示されることである。 それ故に、半導体系子をチップの状態で完全に性 能試験をすることが摂求される。現状において 能試験をすることが摂求される。現状において は困難である。このような実状にいい実装を は困難である。このような実状にいい実装が はのよって式という新らしい実装が はのようなでいる。とれば半導体素子を ができず、では、 という針によるの には、 というがないて、最近 がなている。これは半導体素子の なされたテープキャリア上に接続するものである。 半のできず、交流のな動作試験が困難であったが、 フィルムキャリア方式では銅リードを用いること により、交流的作試験が容易となつた。このことはマルチテンプデバイスを作る上において、栄子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

この方式を用いて、セラミック多形――基板上に 複数個の業子を搭載したマルテテップデバイスに ついては既に報告があるが、菓子間の配線にはセ ラミック多勝――― 基板を必要とするため、 配設容 量の増大シよび配線間のクロストークによる経音 の問題、更には多勝――― 配載基板の価格の問題を ど、実用化には問題点が多い。また、平面的に架 子を実装するため、大幅な高密度実装は困難であ る。

本発明の第1の目的はフイルムキャリアに実装した半導体メモリ素子を三次元的にスタッキングすることによりマルチテップデバイスを作るものである。第2の目的は半導体メモリ繁子の必面を 蛸板のような熱伝導率の良い金属板に接続してフィルムキャリアのみでは微核的保持が困難である ための補強と、半導体素子の発熱による熱をこの

- a -

いるリード7は熱伝導性の良いペースト10を用いてキャップと接続される。これにより、チップより発生した熱はリード7を介してキャップ8に流れ、キャップ8を放熱板とすることによりきわめて熱放散のよいデパイスとなる優れた効果を有する。

#### 図面の簡単な説明


第1図(a)(b)はフイルムキヤリア実装稼造の断面図かよび正面図、第2図はマルチチップデバイスの断面図である。


1・・・・半導体架子、2・・・・網リード、3・・・・フィルムキャリア、4・・・ 鋼板、5・・・・穴、8・・・・セラミック基板、7・・・リード、8・・・・キャップ、9・・・・ 樹脂、10・・・ペースト。

代理人 弁理士 荐 田 利 幸

付明 PGDZ 7550 金属板を通して遊がそうとするものである。

以下本発明による災施例を用いて詳細に説明す る。第1図回回は本発明による一例を示すもので あり、半将体業子 1 をフイルムキャリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体素子1をフイルムキャリア 3に接続する。続いて、半導体素子1の裏面に予 め半田接合可能な暦===(例 Ni-Or-Au)を蒸 **労しておき、 蚓板 4 上に半田メッキされた所定の** 個所に半事体索子1をリフロー接続する。次に、 テープリードの端に前もつてあけられた穴5を第 2 図に示すよりにセラミツク基板 6 上に固定され たリード1に通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予めメッキされているリード上の半田によつてフ イルムキャリアの鋓リート2とセラミツク基板 6 上のリードでは根域的にも、電気的にも接続され る。スタッキングが終つたのち、アルミ製のキャ ツブ 8 をかぶせて長面より樹脂 9 (例えばR T V - 60)により封じる。なお、銅板4と接続して





添附 類の目録

(1) 明 銀 四 1選 (2) 数 版 1選 (3) 多 任 秋 1週

## 前記以外の発明者<del>、特許出願人または代理人</del>

発 明 者

-391-